• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種在斜角電漿處理腔室中對半導體進行斜角邊緣(bevel edge)處理的方法，其中該半導體基板係支撐在所設置的一半導體基板支撐部上。該方法包含將該斜角蝕刻機抽空至3到100 Torr的壓力，並且同時將RF電壓維持低於閾值；使一處理氣體流入該斜角電漿處理腔室；在該半導體基板的周邊，將該處理氣體激發成電漿；以及以該電漿對該半導體基板進行斜角處理。
    公开号:TW201306122A
    申请号:TW101116904
    申请日:2012-05-11
    公开日:2013-02-01
    发明作者:Tong Fang；Yunsang Kim；Andreas Fischer
    申请人:Lam Res Corp；
    IPC主号:H01L21-00
    专利说明:
    高壓斜角蝕刻製程
    本發明係關於一種在電漿腔室中處理晶圓之斜角的方法，以及例如由Lam Research Corporation所製造之2300 CORONUSTM的斜角清除模組係使用邊緣侷限電漿技術來去除晶圓之邊緣上的膜。
    經斜角蝕刻的晶圓可能會在敏感性的後段製程(BEOL，Back-End-Of-Line)晶圓上顯現出巨發弧(macro-arcing)、微發弧(micro-arcing)、表面充電與放電的問題。已發現位在晶圓的RF電壓係與發弧機率互相關聯。如在此所揭露，在一給定的電極功率設定下，藉由增加電漿腔室內之壓力，在晶圓發現到的RF電壓(由VCI探針所量測)可能會降低。因此，在較高的壓力狀態，可放寬功率設定與氣體化學品方面的製程範圍(process window)並同時避免發弧問題。RF電壓較佳係維持低於閾值，此閾值係取決於裝置結構或晶圓對於發弧的敏感度。
    例如在斜角蝕刻機200中用以從半導體基板去除斜角邊緣堆積物的電漿處理可包含以含氟電漿來蝕刻斜角邊緣。此半導體基板可包含例如以銅後段製程金屬鑲嵌製程所製造的晶圓。此半導體基板可具有約300 mm的直徑。此半導體基板可包含斜角邊緣部分(例如上至約2 mm寬)，此斜角邊緣部分包圍含有位在斜角邊緣內部之曝露銅的多層積體電路(IC)裝置結構。此曝露銅表面可包含遍及晶圓之含鉭晶種層上的銅表面。
    在此揭露一種在斜角電漿處理腔室中對半導體進行斜角邊緣處理的方法，其中此半導體基板係支撐在半導體基板支撐部上。此方法包含將此斜角蝕刻機抽空至3到100 Torr的壓力，並且同時維持RF電壓；使處理氣體流入此斜角電漿處理腔室；在此半導體基板的周邊，將此處理氣體激發成電漿；以及以此電漿對此半導體基板進行斜角處理。
    在本發明之另一態樣中，提供一種處理半導體晶圓的方法，在此晶圓的斜角上具有堆疊，此堆疊具有包含鋁的至少一層。將晶圓放置在斜角邊緣處理腔室中。斜角邊緣處理腔室設有介於3到100 Torr之間的壓力。蝕刻在晶圓之斜角附近之包含鋁的至少一層，包含：使包含一含氯成分的一鋁蝕刻氣體流入斜角邊緣處理腔室；使鋁蝕刻氣體形成電漿，此電漿蝕刻該堆疊之包含鋁的至少一層；以及在蝕刻包含鋁的至少一層之後，停止鋁蝕刻氣體的流動。在停止鋁蝕刻氣體的流動之後，鈍化該包含鋁之至少一層的部分，包含：使包含一含氟成分的一鋁鈍化氣體流入斜角邊緣處理腔室；使該鈍化氣體形成電漿，此電漿鈍化包含鋁之至少一層的曝露部分，並且同時維持3到100 Torr的壓力；以及停止鈍化氣體的流動。
    斜角清除模組(斜角蝕刻機)，例如由Lam Research Corporation,Fremont,CA所製造的2300 CORONUSTM產品，係使用邊緣侷限電漿技術來去除晶圓之邊緣上的膜。對於65 nm以下的技術而言，限制裝置良率的主要來源係來自於從晶圓邊緣所轉印的缺陷。在裝置圖案化期間，膜沉積、微影、蝕刻以及化學機械研磨的複雜交互作用在晶圓邊緣上造成大範圍的不穩定膜堆疊。在後續步驟中，這些膜層可能會產生缺陷而被轉移到晶圓之裝置區域。在整合流程中，於選擇點處將這些膜去除會導致缺陷減少以及裝置良率提高。因此，邊緣侷限電漿便可在裝置製造程序期間以多個步驟提供對晶圓邊緣堆積物的控制。
    經斜角蝕刻的晶圓可能會在敏感的後段製程晶圓上顯現出巨發弧、微發弧、表面充電與放電的問題。已發現位在晶圓的RF電壓係與發弧機率互相關聯。如在此所揭露，在一給定之電極功率設定下，藉由增加電漿腔室內之壓力，在晶圓發現到的RF電壓(由VCI探針所量測)可能會降低。因此，在較高的壓力狀態，可放寬功率設定與氣體化學品方面的製程範圍並同時避免發弧問題。RF電壓較佳係維持低於閾值，此閾值係取決於裝置結構或晶圓對於發弧的敏感度。
    例如在斜角蝕刻機200中用以從半導體基板去除斜角邊緣堆積物的電漿處理可包含以含氟電漿來蝕刻斜角邊緣。此半導體基板可包含例如以銅後段製程金屬鑲嵌製程所製造的晶圓。此半導體基板可具有約300 mm的直徑。此半導體基板可包含斜角邊緣部分(例如上至約2 mm寬)，此斜角邊緣部分包圍含有位在斜角邊緣內部之曝露銅的多層積體電路(IC)裝置結構。此曝露銅表面可包含遍及晶圓之含鉭晶種層上的銅表面。
    現在參考圖1，顯示依照一實施例用以清除基板218之斜角邊緣的基板蝕刻系統或斜角蝕刻機200之概略橫剖面圖，其係揭露於共同受讓之美國專利申請案公開號第2008/0182412號中，而其揭露內容乃藉由參考文獻方式加以合併。
    斜角蝕刻機200具有但不限於一概括的軸對稱形狀，並且為了簡潔僅在圖1中顯示一半的側橫剖面圖。如圖所示，斜角蝕刻機200包含：腔室壁202，具有門或閘門242，透過此門或閘門來裝載/卸載基板218；上電極組件204；支撐部208，上電極組件204係懸掛在此支撐部上；以及下電極組件206。一精密驅動機構(未顯示於圖1中)係附接於支撐部208以(在雙箭頭方向上)上下移動上電極組件204，俾能精確控制上電極組件204與基板218之間的間隙。
    金屬伸縮囊250用以在腔室壁202與支撐部208之間形成真空密封，並且同時允許支撐部208進行相對於腔室壁202的垂直移動。支撐部208具有中心氣體供給部(通道)212以及邊緣氣體供給部(通道)220。一或兩氣體供給部212、220可輸送待激發成用以清除斜角邊緣之電漿的處理氣體。在操作期間，電漿係形成在基板218的斜角邊緣周圍並且具有一概括的環形。為了防止電漿到達基板218的中央部分，上電極組件204上之絕緣板216與基板218之間的空間係小的，並且在一實施例中透過階狀孔214從此中心供給部供給處理氣體。然後，此氣體通過位在基板之徑向上之上電極組件204與基板218之間的間隙。每一氣體供給部用以提供相同處理氣體或其他氣體，例如沖洗氣體。例如，可透過中心氣體供給部212注入此沖洗氣體，然而亦可透過邊緣氣體供給部220注入此處理氣體。經由複數個孔(出口)241，從腔室空間251將電漿/處理氣體抽至底部空間240，例如真空幫浦243可用以在清除操作期間抽空底部空間240。在斜角清除操作期間，腔室壓力係維持在3到100 Torr(例如3到5 Torr、5到10 Torr、10到50 Torr或50到100 Torr)的壓力。此種壓力係高於共同受讓之美國專利公開案第2008/0227301號、第2008/0050923號、第2008/0156772號以及第2008/0190448號所揭露的示範壓力，其揭露內容乃藉由參考文獻方式加以合併。
    此處理氣體可包含含氧氣體，例如O2、N2O、CO、COS及/或CO2。亦可將例如SF6、NF3、CxFy(例如CF4、C2F4、C2F6)、CxFyH2(例如C3HF、CHF3、CH2F2、C2H2F4)的含氟氣體加入此處理氣體。此含氟氣體在處理氣體中的量可取決於藉由斜角(邊緣)蝕刻所去除的特定膜。舉例來說，在處理氣體中可存在有小量(例如以體積計<10%)或大量(例如以體積計>80%或>90%)的含氟氣體。在不同實施例中，此處理氣體可包含例如以體積計約5%的NF3/其餘為CO2、或以體積計約10%的CF4/其餘為CO2。
    上電極組件204包含：上介電板或上介電元件216；以及上金屬元件210，藉由合適的固接機構固定於支撐部208並且經由支撐部208接地。上金屬元件210係由例如鋁的金屬所形成，並且可經過陽極處理。上金屬元件210具有一或多個邊緣氣體通道或穿孔222a、222b以及邊緣氣體充氣部224a，其中邊緣氣體通道或穿孔222a、222b在操作期間為了流體連通而耦合至邊緣氣體供給部220。上介電板216係附接於上金屬元件210並且由例如陶瓷的介電材料所形成。假使希望的話，上介電板216可具有Y2O3的塗膜。整塊Y2O3或塗佈Y2O3的零件以及例如SiC、SiN、Si、AlN等等的陶瓷較佳係位於氧化鋁或陽極處理鋁零件之上，因為其可逸散晶圓上電荷的能力，並可進而降低低RF電壓量測所指出之發弧的機率。一般而言，吾人難以在例如Al2O3的某些陶瓷上鑽出深直的孔洞，因此可使用階狀孔214來替代深直的孔洞。雖然顯示上介電板216具有單一中心孔，但上介電板216可具有任何合適數量的出口，舉例來說，假使希望的話，可將這些出口排列成噴淋頭孔洞圖案。
    下電極組件206包含：被供電(powered)電極226，具有上部分226a以及下部分226b，並且可選擇地操作成如具有真空夾頭功能，以在操作期間將基板218固持在適當位置；舉升銷230，用以上下移動基板218；銷操作單元232；底部介電環238，具有上部分238a以及下部分238b。在一實施例中，此夾頭可為靜電夾頭。以下，被供電電極一詞係指上與下部分226a、226b其中一者或兩者。又，底部介電環238一詞係指上與下部分238a、238b其中一者或兩者。被供電電極226係耦合至射頻(RF，radio frequency)電源270，以在操作期間接收RF功率。
    舉升銷230在柱狀孔或路徑231內垂直移動，並且藉由位在被供電電極226中的銷操作單元232在上與下位置之間移動。銷操作單元232包含外殼，其係位於每一舉升銷周圍以維持這些銷周圍的真空密封環境。銷操作單元232包含任何合適的舉升銷機構，例如機械手臂233(如具有伸入每一外殼並附接於每一銷之區段的水平手臂)以及手臂啟動裝置(未顯示於圖1中)與銷導引組件233a。為了簡潔，在圖1中僅顯示此機械手臂之區段的端部分。雖然可使用三或四個舉升銷來舉起一晶圓(例如300 mm的晶圓)，但仍可以將任何合適數量的舉升銷230用於斜角蝕刻機200。又，任何合適的機構，例如舉升器伸縮囊，可被使用作為銷操作單元232。
    基板218係固定在下電極上或在下可組式電漿排除區域(PEZ，plasma-exclusion-zone)環260上，其中PEZ一詞係指從基板之中心到將清除斜角邊緣之電漿排除的區域之外緣的徑向距離。環260較佳為介電材料。整塊Y2O3或塗佈Y2O3的零件以及例如SiC、SiN、Si、AlN等等的陶瓷較佳係位於氧化鋁或陽極處理鋁零件之上，因為其可逸散晶圓上電荷的能力，並可進而降低低RF電壓量測所指出之發弧的機率。在一實施例中，被供電電極226的頂部表面、基板218的底部表面、以及下可組式PEZ環260的內周邊可形成與真空源(例如真空幫浦236)流體連通的一封閉真空區域凹部(真空區域)219。用於舉升銷230的柱狀孔或路徑亦可共同作為氣體通道，真空幫浦236在操作期間透過此氣體通道將真空區域219抽空。被供電電極226a、226b包含充氣部234，其用以減少真空區域219中的暫時性壓力波動，以及在使用多個舉升銷的情況下用以對此柱狀孔提供均一的吸引速率。
    藉由一連串製程所形成的積體電路係位於基板218的頂部表面上，此積體電路可含有位在含鉭晶種層上的曝露銅表面。這些製程的其中一或多者可藉由電漿的使用而被執行，電漿可將熱能傳遞至基板，在基板上形成熱應力並因此引起晶圓翹曲。在斜角清除操作期間，此基板翹曲可藉由基板218之頂部與底部表面間之壓力差的使用而被降低。在操作期間，真空區域219內的壓力係藉由耦合至充氣部234的真空幫浦236而維持在真空下。藉由調整上介電板216與基板218之頂部表面之間的間隙，可在不改變處理氣體之整體流率的情況下變化此間隙內的氣體壓力。因此，藉由控制此間隙內的氣體壓力，可變化基板218之頂部與底部表面之間的壓力差，並因此可控制施加在基板218上的彎曲力。
    底部介電環238a、238b係由介電材料所形成，例如包含Al2O3、Y2O3等等的陶瓷，並且使被供電電極226與腔室壁202電性分離。整塊Y2O3或塗佈Y2O3的零件以及例如SiC、SiN、Si、AlN等等的陶瓷較佳係位於氧化鋁或陽極處理鋁零件之上，因為其可逸散晶圓上電荷的能力，並可進而降低低RF電壓量測所指出之發弧的機率。在一實施例中，此底部介電環的下部分238b具有形成在其上表面之內周邊上的台階252，此台階係與被供電電極226之下緣上的凹部配對。在一實施例中，下部分238b具有形成在其外周邊上的台階291，此台階係與底部介電環(稱為聚焦環)之上部分238a上的階狀表面配對。台階252、291使底部介電環238與被供電電極226對正。台階291亦沿著其表面形成曲折的間隙，以消除被供電電極226與腔室壁202之間的直接路徑(direct line-of-sight)，藉以降低在被供電電極226與腔室壁202間之二次電漿打擊(secondary plasma strike)的可能性。
    斜角邊緣清除電漿處理可包含將含有例如NF3或CF4的氣體混合物供給到斜角蝕刻機內並且將此氣體混合物激發成電漿狀態。尤其，此氣體混合物可包含NF3與CO2或CF4與CO2。舉例來說，此氣體混合物可包含以體積計約5%的NF3/其餘為CO2或以體積計約10%的CF4/其餘為CO2。吾人可將此氣體混合物供給到斜角蝕刻機內位於半導體基板之周邊及/或中心的位置。例如，當將含氟氣體混合物供給到斜角蝕刻機內位於半導體基板之周邊的位置時，可將N2氣體供給到斜角蝕刻機內位於半導體基板之中心的位置。
    斜角蝕刻可能會在晶圓的外周邊上造成發弧，而導致所製造之裝置的良率降低。此種良率降低可能會超過晶圓良率的3%。因此，為了改善在所處理之晶圓上之裝置的良率，期望消除位於經斜角邊緣清理之晶圓的外區域上的發弧。
    在一實施例中，以電漿處理半導體基板的條件包含大於約5秒(例如約30秒)的曝露時間、以及大於約50瓦特(例如50到2000瓦特)的RF功率。在一實施例中，以2到60 MHz的較高RF功率，從以5到3000 sccm流入此腔室的處理氣體產生電漿。
    圖2係顯示由VCI探針所量測之通往底部電極之VCI電壓的圖表，此VCI探針係連接至RF供給部，此底部電極係支撐以10 sccm NF3、200 sccm CO2以及500 sccm N2之處理氣體進行斜角蝕刻的測試晶圓。吾人可在圖2中觀察到，於≦2 Torr的低壓，發弧係發生在500瓦特與600瓦特的功率等級。對於在這些相同的功率設定下，當將腔室壓力增加至5 Torr與9 Torr時，則未發現此發弧問題。當在晶圓發現到的RF電壓被維持在足夠低以避免發弧的數值時，無發弧(arcing free)製程範圍看來是落在至少3 Torr的腔室壓力內。此閾值將取決於裝置結構以及晶圓對於發弧的敏感度。在一較佳實施例中，由用以監視晶圓電壓之VCI探針所量測的RF電壓係不大於約220伏特。在升高之腔室壓力下係無法預期消除發弧，而執行高壓斜角邊緣清除製程則可預期會提供半導體裝置良率之實質增加，該半導體裝置乃接受在經斜角清除之晶圓上更進一步之處理步驟。
    斜角蝕刻機200係由控制器290所控制。圖3係顯示電腦系統300的高階方塊圖，此電腦系統適合執行本發明之實施例所使用的控制器290。此電腦系統可具有從積體電路、印刷電路板、及小型手持裝置上至大型超級電腦的許多實體形式。電腦系統300包含一或多個處理器302，並且更可包含電子顯示裝置304(用以顯示圖形、文字、以及其他資料)、主記憶體306(例如隨機存取記憶體(RAM，random access memory)、儲存裝置308(例如硬式磁碟機)、可移除式儲存裝置310(例如光碟機)、使用者介面裝置312(例如鍵盤、觸控螢幕、鍵板(keypads)、游標控制器或其他指向(pointing)裝置等等)、以及通訊介面314(例如無線網路介面)。通訊介面314允許軟體以及資料經由連結而在電腦系統300與外部裝置之間傳輸。此系統亦可包含通訊設施316(例如通訊匯流排、交換匯流條、或網路)，上述裝置/模組係連接至此通訊設施。
    經由通訊介面314所傳輸的資訊可具有信號的形式，例如能夠經由通訊連結而被通訊介面314所接收的電子、電磁、光學、或其他信號，此通訊連結攜帶信號並且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊頻道加以實現。以此種通訊介面，吾人可預期在執行上述方法步驟時，一或多個處理器302可從網路接收資訊，或者可將資訊輸出到網路。再者，本發明之方法實施例可僅在處理器上執行，或者可在例如與遠端處理器(其分擔一部分的處理)結合之網際網路的網路上執行。
    「非暫時性電腦可讀取媒體」一詞通常係用以指例如主記憶體、輔助記憶體、可移除式儲存裝置與儲存裝置(如硬碟)、快閃記憶體、磁碟機記憶體、CD-ROM以及其他形式之永久記憶體的媒體，並且不應被理解為涵蓋暫時性標的，例如載波或信號。電腦碼的範例包含例如藉由編譯器所產生的機械碼、以及藉由使用解譯器的電腦所執行之包含較高階碼的檔案。電腦可讀取媒體亦可為藉由包含在載波中之電腦資料信號所傳送並且呈現為可被處理器所執行之指令序列的電腦碼。 金屬層蝕刻與鈍化
    圖4係提供金屬蝕刻與鈍化之本發明的一實施例的流程圖。將晶圓放置在斜角電漿處理腔室中(步驟404)。此斜角電漿處理腔室可與圖2之斜角蝕刻機200相同。在此實施例中，除了蝕刻以外，斜角蝕刻機200用於其他斜角電漿處理，例如鈍化。在此範例中，將上介電板216放置在距離晶圓之上表面0.35 mm之處。在各種實施例中，將此介電板放置在距離晶圓之上表面0.30 mm到0.65 mm之處。
    圖5係基板晶圓218之部分的放大橫剖面示意圖，於此基板晶圓上形成堆疊。為了能夠更清楚顯示此堆疊中的各種層，此示意圖並未按照比例。此堆疊可為在晶圓上形成半導體裝置時所執行之各種製程的結果，此可能會因為副作用而在晶圓斜角上形成不同的層。在此實施例中，此堆疊包含位於晶圓218上的未摻雜玻璃(氧化矽)USG層504、位於USG層504上的氮化鉭TaN層508、位於TaN層508上的氮化鈦TiN層512、以及位於TiN層512上的鋁Al層516。其他實施例可用其他不同的層結構，且在所述之堆疊中的層之間可形成額外的層。例如，對於高介電常數金屬閘極應用而言，此堆疊可含有Al、TiN、TaN、TiAlN、TiAl、AlTi、AlTiO。其他實施例可應用Al、TiN、TaN、TiAl、TiAlN、以及其他金屬膜，例如W等等。
    對在晶圓斜角上之堆疊的部分進行蝕刻(步驟408)。使含氯蝕刻氣體流入斜角電漿處理腔室(步驟412)。較佳地，此含氯蝕刻氣體包含BCl3與Cl2。使此蝕刻氣體形成電漿(步驟416)。使此電漿消退。然後，停止此蝕刻氣體的流動(步驟420)。用以蝕刻此堆疊(其中，此堆疊的至少一層為鋁或其合金)之特定處方的一範例提供90 sccm Cl2、90 sccm BCl3、以及500 sccm N2的蝕刻氣體。較佳地，將此Cl2與BCl3直接提供到靠近晶圓斜角之晶圓的周邊，並且同時將此N2提供到晶圓的中心。為了形成電漿，在停止此蝕刻氣體的流動之前，維持5 Torr的壓力以及60℃的溫度，並且以13.6 MHz來提供600瓦特的RF功率30到90秒。在停止此蝕刻氣體的流動之前，可使此電漿消退。
    在發現此蝕刻成功之前，斜角上的Al合金去除係大部分藉由溼式化學製程而完成，此溼式化學製程係目前商業上可購得並且被半導體製造商所廣泛採用。本發明係將乾式斜角電漿方法使用在斜角上的鋁合金去除，此提供比所有其他替代方法更為有效且可行的方法。本案發明人認為在發現本發明方法有效之前，不可能在斜角電漿處理腔室中於室溫下蝕刻鋁。因此，發現到化學品Cl2/BCl3與N2或Ar或He在伴隨或不伴隨氟氣體的情況下可用以在斜角處理腔室中成功蝕刻鋁係一個無法預期的結果。較佳係對此腔室提供從100 mT到100 Torr的壓力。提供從100瓦特到800瓦特的RF功率。提供從200到1000 sccm的總氣體流率經過10 sec到300 sec的製程時間。維持15℃到100℃的夾頭溫度。
    此外，意外發現到於室溫20℃下的蝕刻會造成腐蝕的增加。意外發現到藉由增加執行蝕刻的溫度(較佳係至少40℃，更佳係至少55℃，最佳係至少60℃)，腐蝕乃減少或消除。
    圖6係蝕刻後之基板晶圓218與堆疊之部分的放大橫剖面示意圖。從晶圓的斜角區域去除此堆疊。在此範例中，此蝕刻斜角區域係從晶圓的邊緣到距離晶圓的邊緣1至3 mm之處。此蝕刻係在鋁層的側邊上產生鋁層516的曝露表面。位於去除邊界處之鋁層側邊上的曝露表面容易受到腐蝕。此鋁層之頂表面可能不容易受到腐蝕，據信是因為原生氧化鋁層係形成在鋁層的頂表面上，其防止腐蝕。據信該曝露表面尚未形成足以防止腐蝕的氧化鋁層。
    吾人使用例如KLA-TencorTM之VisEdgeTM工具、XSEM(剖面SEM)、由上而下(top down)SEM(掃瞄式電子顯微鏡)、以及EDX(能量色散x射線光譜法)的各種偵測方法來判定在不進行鈍化之情況下發生在該曝露表面上之鋁腐蝕的量。結果發現到大量的腐蝕。
    為了防止腐蝕，執行鈍化步驟(步驟424)。在鈍化步驟中，使含氟鈍化氣體流入斜角電漿處理腔室(步驟428)。較佳地，此鈍化氣體包含SF6或NF3其中至少一者以及CF4。使此鈍化氣體形成電漿(步驟432)。停止此鈍化氣體的流動(步驟436)。在停止此鈍化氣體的流動之前可使此電漿消退。用以鈍化此堆疊之特定處方的一範例提供20 sccm SF6、90 sccm CF4、以及500 sccm N2的鈍化氣體。較佳地，藉由氣體出口將此SF6與CF4提供到晶圓的周邊附近，並且將此N2提供到晶圓的中心附近，以蝕刻TiN與TaN並且減輕q-時間缺陷，此係由伴隨環境溼度之反應所引起的時間相依缺陷。為了形成電漿，在停止鈍化氣體的流動之前，維持5 Torr的壓力以及60℃的溫度，並且以13.6 MHz來提供400瓦特的RF功率30到90秒。然後，從斜角電漿處理腔室移除晶圓(步驟440)。
    為了找尋在斜角電漿處理腔室中提供鈍化的處方，執行使用電漿與非電漿製程、使用沖洗與非沖洗製程之各種化學品、溫度、壓力、以及功率的各種實驗，此處係使用溼箱來加速腐蝕。藉由防止在例如鋁或其合金的金屬層斜角蝕刻之後的腐蝕而意外發現到此鈍化處方有效。能夠使用斜角電漿處理腔室提供原位(in-situ)鈍化，以減少腐蝕並且減少處理晶圓所需的工具數量。意外發現到大於3 Torr的高壓以及大於40℃的高溫可減少腐蝕以及改善鈍化。進一步發現到至少5 Torr的壓力以及55℃的溫度可進一步減少腐蝕以及改善鈍化。進一步發現到至少60℃的溫度更可進一步減少腐蝕以及改善鈍化。以上範例允許在相同溫度下並且於同一腔室中(此係考慮到更快速的產能)執行蝕刻與鈍化。
    吾人應注意到當具體指出層包含鋁時，其係意謂此層為鋁或鋁合金。
    雖然已就數個較佳實施例來說明本發明，但仍存在有落入本發明之範圍的變更、置換、以及各種替代等效。吾人亦應注意到存在有許多用以實現本發明之方法與設備的替代方式。因此，此意指以下隨附之請求項係被解釋為包含落入本發明之真實精神與範圍的所有此種變更、置換、以及各種替代等效。
    200‧‧‧斜角蝕刻機
    202‧‧‧腔室壁
    204‧‧‧上電極組件
    206‧‧‧下電極組件
    208‧‧‧支撐部
    210‧‧‧上金屬元件
    212‧‧‧中心氣體供給部
    214‧‧‧階狀孔
    216‧‧‧上介電板或上介電元件
    218‧‧‧基板
    219‧‧‧真空區域
    220‧‧‧邊緣氣體供給部
    222a‧‧‧邊緣氣體通道或穿孔
    222b‧‧‧邊緣氣體通道或穿孔
    224a‧‧‧邊緣氣體充氣部
    226‧‧‧被供電電極
    226a‧‧‧上部分
    226b‧‧‧下部分
    230‧‧‧舉升銷
    231‧‧‧柱狀孔或路徑
    232‧‧‧銷操作單元
    233‧‧‧機械手臂
    233a‧‧‧銷導引組件
    234‧‧‧充氣部
    236‧‧‧真空幫浦
    238‧‧‧底部介電環
    238a‧‧‧上部分
    238b‧‧‧下部分
    240‧‧‧底部空間
    241‧‧‧孔
    242‧‧‧門或閘門
    243‧‧‧真空幫浦
    250‧‧‧金屬伸縮囊
    251‧‧‧腔室空間
    252‧‧‧台階
    260‧‧‧下可組式電漿排除區域環
    270‧‧‧射頻電源
    290‧‧‧控制器
    291‧‧‧台階
    300‧‧‧電腦系統
    302‧‧‧處理器
    304‧‧‧電子顯示裝置
    306‧‧‧主記憶體
    308‧‧‧儲存裝置
    310‧‧‧可移除式儲存裝置
    312‧‧‧使用者介面裝置
    314‧‧‧通訊介面
    316‧‧‧通訊設施
    404‧‧‧將晶圓放置在斜角電漿處理腔室中
    408‧‧‧蝕刻
    412‧‧‧流動含氯蝕刻氣體
    416‧‧‧從蝕刻氣體形成電漿
    420‧‧‧停止蝕刻氣體的流動
    424‧‧‧鈍化
    428‧‧‧流動含氟鈍化氣體
    432‧‧‧從鈍化氣體形成電漿
    436‧‧‧停止鈍化氣體的流動
    440‧‧‧從斜角電漿處理腔室移除晶圓
    504‧‧‧USG層
    508‧‧‧TaN層
    512‧‧‧TiN層
    516‧‧‧Al層
    圖1係依照一實施例之斜角蝕刻機的概略橫剖面圖。
    圖2係顯示基於VCI電壓量測之無發弧製程條件的圖表。
    圖3顯示電腦系統300，其適合執行本發明之實施例所使用的控制器290。
    圖4係提供金屬蝕刻與鈍化之本發明之一實施例的流程圖。
    圖5係基板晶圓之部分的放大橫剖面示意圖，於此基板晶圓上形成堆疊。
    圖6係蝕刻後之基板晶圓與堆疊之部分的放大橫剖面示意圖。
    404‧‧‧將晶圓放置在斜角電漿處理腔室中
    408‧‧‧蝕刻
    412‧‧‧流動含氯蝕刻氣體
    416‧‧‧從蝕刻氣體形成電漿
    420‧‧‧停止蝕刻氣體的流動
    424‧‧‧鈍化
    428‧‧‧流動含氟鈍化氣體
    432‧‧‧從鈍化氣體形成電漿
    436‧‧‧停止鈍化氣體的流動
    440‧‧‧從斜角電漿處理腔室移除晶圓
    权利要求:
    Claims (18)
    [1] 一種在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該半導體基板係支撐在一半導體基板支撐部上，該方法包含下列步驟：在一斜角邊緣處理腔室中，以電漿對一半導體基板進行斜角邊緣處理，並且同時將該斜角邊緣處理腔室抽空至3到100 Torr的壓力。
    [2] 如申請專利範圍第1項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理包含下列步驟：使包含SF6或NF3其中至少一者以及CF4的一處理氣體流入該斜角邊緣處理腔室；使該處理氣體形成電漿；及停止該處理氣體的流動。
    [3] 如申請專利範圍第1項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理包含在該斜角邊緣上提供堆疊蝕刻，其中該堆疊的其中至少一層包含鋁，該斜角邊緣處理的步驟包含：使包含一含氯成分的一鋁蝕刻氣體流入該斜角邊緣處理腔室；使該鋁蝕刻氣體形成電漿，該電漿蝕刻該堆疊之包含鋁的該至少一層；及在蝕刻包含鋁的該至少一層之後，停止該鋁蝕刻氣體的流動。
    [4] 如申請專利範圍第3項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理更包含下列步驟：在停止該鋁蝕刻氣體的流動之後，使包含一含氟成分的一鋁鈍化氣體流入該斜角邊緣處理腔室；使該鈍化氣體形成電漿，該電漿鈍化包含鋁之該至少一層的曝露部分，並且同時維持3到100 Torr的壓力；及停止該鈍化氣體的流動。
    [5] 如申請專利範圍第4項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該鋁鈍化氣體包含SF6或NF3其中至少一者以及CF4。
    [6] 如申請專利範圍第5項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該鋁蝕刻氣體包含BCl3以及Cl2。
    [7] 如申請專利範圍第6項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理更包含提供大於40℃的腔室溫度。
    [8] 如申請專利範圍第6項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理更包含提供至少55℃的腔室溫度。
    [9] 如申請專利範圍第8項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該堆疊更包含至少一層TiN、至少一層TaN、以及至少一氧化矽層。
    [10] 如申請專利範圍第3項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理更包含提供至少55℃的腔室溫度。
    [11] 如申請專利範圍第3項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該鋁蝕刻氣體包含BCl3以及Cl2。
    [12] 如申請專利範圍第11項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理更包含提供大於40℃的腔室溫度。
    [13] 如申請專利範圍第1項所述之在斜角邊緣處理腔室中以電漿對半導體基板進行斜角邊緣處理的方法，其中該斜角邊緣處理包含下列步驟：在停止該鋁蝕刻氣體的流動之後，使包含一含氟成分的一鋁鈍化氣體流入該斜角邊緣處理腔室；使該鈍化氣體形成電漿，該電漿鈍化該鋁的曝露部分，並且同時維持3到100 Torr的壓力；及停止該鈍化氣體的流動。
    [14] 一種處理半導體晶圓的方法，在該晶圓的斜角上具有一堆疊，該堆疊具有包含鋁的至少一層，該方法包含下列步驟：將一晶圓放置在一斜角邊緣處理腔室中；提供介於3到100 Torr之間的斜角邊緣處理腔室壓力；蝕刻在該晶圓之斜角附近之包含鋁的該至少一層，包含：使包含一含氯成分的一鋁蝕刻氣體流入該斜角邊緣處理腔室；使該鋁蝕刻氣體形成電漿，該電漿蝕刻該堆疊之包含鋁的該至少一層；及在蝕刻包含鋁的該至少一層之後，停止該鋁蝕刻氣體的流動；及在停止該鋁蝕刻氣體的流動之後，鈍化包含鋁之該至少一層的部分，包含：使包含一含氟成分的一鋁鈍化氣體流入該斜角邊緣處理腔室；使該鈍化氣體形成電漿，該電漿鈍化包含鋁之該至少一層的曝露部分，並且同時維持3到100 Torr的壓力；及停止該鈍化氣體的流動。
    [15] 如申請專利範圍第14項所述之處理半導體晶圓的方法，其中該鋁鈍化氣體包含SF6或NF3其中至少一者以及CF4。
    [16] 如申請專利範圍第15項所述之處理半導體晶圓的方法，其中該鋁蝕刻氣體包含BCl3以及Cl2。
    [17] 如申請專利範圍第16項所述之處理半導體晶圓的方法，其中該斜角邊緣處理更包含提供大於40℃的腔室溫度。
    [18] 如申請專利範圍第17項所述之處理半導體晶圓的方法，其中該斜角邊緣處理更包含提供至少55℃的腔室溫度。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9704723B2|2017-07-11|Processing systems and methods for halide scavenging
    US9865472B2|2018-01-09|Fabrication of a silicon structure and deep silicon etch with profile control
    KR101896491B1|2018-09-07|플라즈마 에칭 장치 및 플라즈마 에칭 방법
    US20170032955A1|2017-02-02|Plasma processing apparatus and plasma processing method
    EP1398827A2|2004-03-17|Method for removing residue from a film stack
    JP2011507274A|2011-03-03|プラズマエッチングシステム用の炭化珪素焦点リング
    TWI576908B|2017-04-01|高壓斜角蝕刻製程
    TWI508163B|2015-11-11|高壓斜角蝕刻製程
    KR100676206B1|2007-01-30|반도체 디바이스 제조설비에서의 프로세스 챔버 세정 방법
    JPH09129612A|1997-05-16|エッチングガス及びエッチング方法
    KR101540816B1|2015-07-30|플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
    US7488689B2|2009-02-10|Plasma etching method
    US9147556B2|2015-09-29|Plasma processing method and plasma processing apparatus
    KR20220011582A|2022-01-28|플라즈마 처리 방법 및 플라즈마 처리 장치
    TW202135293A|2021-09-16|對於高深寬比之3d nand 蝕刻的側壁缺口縮減
    同族专利:
    公开号 | 公开日
    WO2012154747A4|2013-03-14|
    SG194879A1|2013-12-30|
    KR101958037B1|2019-03-13|
    US8323523B2|2012-12-04|
    WO2012154747A3|2013-01-17|
    WO2012154747A2|2012-11-15|
    TWI576908B|2017-04-01|
    US20110275219A1|2011-11-10|
    KR20140036228A|2014-03-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN106206236A|2016-08-30|2016-12-07|上海华力微电子有限公司|刻蚀设备以及用于去除晶背边缘薄膜的晶背边缘刻蚀方法|US4325984B2|1980-07-28|1998-03-03|Fairchild Camera & Inst|Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films|
    US5438009A|1993-04-02|1995-08-01|United Microelectronics Corporation|Method of fabrication of MOSFET device with buried bit line|
    US6197388B1|1999-03-31|2001-03-06|Lam Research Corporation|Methods of preventing post-etch corrosion of an aluminum neodymium-containing layer|
    US6436303B1|1999-07-21|2002-08-20|Applied Materials, Inc.|Film removal employing a remote plasma source|
    US6391785B1|1999-08-24|2002-05-21|Interuniversitair Microelektronica Centrum |Method for bottomless deposition of barrier layers in integrated circuit metallization schemes|
    US7270761B2|2002-10-18|2007-09-18|Appleid Materials, Inc|Fluorine free integrated process for etching aluminum including chamber dry clean|
    US6837967B1|2002-11-06|2005-01-04|Lsi Logic Corporation|Method and apparatus for cleaning deposited films from the edge of a wafer|
    DE10326273B4|2003-06-11|2008-06-12|Advanced Micro Devices, Inc., Sunnyvale|Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand|
    US20050189068A1|2004-02-27|2005-09-01|Kawasaki Microelectronics, Inc.|Plasma processing apparatus and method of plasma processing|
    US20060016459A1|2004-05-12|2006-01-26|Mcfarlane Graham|High rate etching using high pressure F2 plasma with argon dilution|
    US7597816B2|2004-09-03|2009-10-06|Lam Research Corporation|Wafer bevel polymer removal|
    US20060054279A1|2004-09-10|2006-03-16|Yunsang Kim|Apparatus for the optimization of atmospheric plasma in a processing system|
    US7002175B1|2004-10-08|2006-02-21|Agency For Science, Technology And Research|Method of making resonant tunneling diodes and CMOS backend-process-compatible three dimensional integration|
    US20070228008A1|2004-12-06|2007-10-04|University Of Houston|Medium pressure plasma system for removal of surface layers without substrate loss|
    KR101218114B1|2005-08-04|2013-01-18|주성엔지니어링|플라즈마 식각 장치|
    US7651585B2|2005-09-26|2010-01-26|Lam Research Corporation|Apparatus for the removal of an edge polymer from a substrate and methods therefor|
    US8083890B2|2005-09-27|2011-12-27|Lam Research Corporation|Gas modulation to control edge exclusion in a bevel edge etching plasma chamber|
    US7909960B2|2005-09-27|2011-03-22|Lam Research Corporation|Apparatus and methods to remove films on bevel edge and backside of wafer|
    US8475624B2|2005-09-27|2013-07-02|Lam Research Corporation|Method and system for distributing gas for a bevel edge etcher|
    US7718542B2|2006-08-25|2010-05-18|Lam Research Corporation|Low-k damage avoidance during bevel etch processing|
    US20080156772A1|2006-12-29|2008-07-03|Yunsang Kim|Method and apparatus for wafer edge processing|
    US8580078B2|2007-01-26|2013-11-12|Lam Research Corporation|Bevel etcher with vacuum chuck|
    US7943007B2|2007-01-26|2011-05-17|Lam Research Corporation|Configurable bevel etcher|
    US7858898B2|2007-01-26|2010-12-28|Lam Research Corporation|Bevel etcher with gap control|
    US8398778B2|2007-01-26|2013-03-19|Lam Research Corporation|Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter|
    US8137501B2|2007-02-08|2012-03-20|Lam Research Corporation|Bevel clean device|
    KR20100099094A|2007-12-27|2010-09-10|램 리써치 코포레이션|베벨 에칭 프로세스에 후속하는 구리 변색 방지|
    US8262923B2|2008-12-17|2012-09-11|Lam Research Corporation|High pressure bevel etch process|US10937634B2|2013-10-04|2021-03-02|Lam Research Corporation|Tunable upper plasma-exclusion-zone ring for a bevel etcher|
    CN103972051B|2014-05-20|2016-08-17|上海华力微电子有限公司|一种消除晶边颗粒残留的铝刻蚀前置工艺方法|
    US11251019B2|2016-12-15|2022-02-15|Toyota Jidosha Kabushiki Kaisha|Plasma device|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/105,674|US8323523B2|2008-12-17|2011-05-11|High pressure bevel etch process|
    [返回顶部]